Introduction

En 2010, PCI Express 3.0 a introduit le concept d'égalisation de liaison (LEQ) dans la spécification PCI Express (PCIe). Aux débits de données PCIe 1.0 et PCIe 2.0 (respectivement 2.5 GT/s et 5 GT/s), l'intégrité du signal était une considération relativement simple. Les données peuvent être envoyées et reçues sur le canal entre deux partenaires de liaison avec un impact minimal sur le taux d'erreur sur les bits (BER) du système de bout en bout. Cependant, PCIe 3.0 et PCIe 4.0 transmettent des données sur la même infrastructure que PCIe 1.0 et PCIe 2.0. À près du double et du triple du débit de données de PCIe 2.0, la transmission de données à 8 GT/s et 16 GT/s sur un canal non conçu pour l'intégrité du signal pose de nombreux défis, d'où la nécessité d'une égalisation de liaison.

L'égalisation de liaison implique une négociation dynamique synchronisée avec précision entre un port en amont et un port en aval pour régler de manière optimale les filtres d'égalisation de l'émetteur (Tx) et du récepteur (Rx) afin que la liaison fonctionne à un BER de 10-12– 1 bit d'erreur sur 1,000,000,000,000 bits reçu – ou mieux. Cette note d'application fera dorénavant référence aux égaliseurs Tx et Rx respectivement en tant que TxEQ et RxEQ.

La négociation d'égalisation se produit simultanément au niveau électrique et au niveau du protocole. L'affichage de l'activité du bus PCIe sur un analyseur de protocole ou un oscilloscope seul ne dit pas tout. Comme nous le verrons, au niveau du protocole, la trace de l'analyseur de protocole peut signaler que le micrologiciel d'un appareil a effectivement modifié les paramètres du filtre TxEQ en fonction de ce qui a été demandé par le partenaire de liaison, pour observer le contraire lors de la visualisation de la réponse électrique sur l'oscilloscope. La possibilité de capturer l'intégralité de la séquence d'apprentissage de la liaison d'égalisation électrique, puis de décoder la forme d'onde pour afficher une trace de protocole complète dans une application synchrone, offre à l'ingénieur une perspective détaillée sur le comportement de l'écosystème PCIe. Le logiciel d'application ProtoSync de Teledyne LeCroy offre cette capacité.

Présentation de la machine d'état d'état de formation de liaison (LTSSM) - Négociation de la vitesse et de l'égalisation

Le processus d'égalisation de liaison PCIe 3.0 et PCIe 4.0 se produit au moment de l'exécution. Lorsqu'un port en aval est associé à un port en amont, le concepteur du produit n'a aucune connaissance préalable de la longueur du canal et de l'environnement dans lequel il fonctionnera. Le port en aval peut être utilisé sur une carte mère avec des traces courtes ou implémenté quelque part sur un 24 ” lame de serveur par exemple. Par conséquent, les paramètres d'égalisation aux deux extrémités de la liaison doivent être configurables lorsque le système est sous tension pour compenser les dégradations du signal dues aux effets de canal. Une fois sous tension, la liaison passera de chaque état du LTSSM à l'état de récupération. En récupération, les ports en amont et en aval transmettent et reçoivent des données à l'aide de la liaison et de la voie établies dans l'état de configuration. La récupération permet à la liaison d'ajuster le débit de données de fonctionnement, de rétablir le verrouillage des symboles et des bits, de bloquer l'alignement et d'entrer en boucle.

Figure 1:

Diagramme de flux LTSSM

Le sous-état Recovery.Equalization est l'endroit où le réglage de l'égalisation dynamique se produit en quatre phases pour les implémentations PCIe 3.0.

Figure 2:

Quatre phases de récupération. Égalisation

Pour les implémentations PCIe 4.0, le processus de changement de vitesse à 16 GT/s commence par un changement de vitesse de 2.5 GT/s à 8 GT/s comme décrit par les quatre phases de la procédure Recovery.Equalization. Si le port en aval entre en récupération avec l'intention d'exécuter la procédure LEQ 8GT/s, il ne doit pas annoncer la capacité de vitesse 16GT/s pendant la récupération. Au lieu de cela, si le port en aval a l'intention de fonctionner à 16 GT/s, lors de l'exécution réussie de la procédure d'égalisation à 8 GT/s, le port en aval doit effectuer la transition de la récupération à L0, puis revenir à la récupération et annoncer la capacité de 16 GT/s. Pendant la négociation de liaison, si les ports en aval et en amont annoncent une capacité de 16 GT/s, la procédure LEQ de 16 GT/s est exécutée via la récupération. ne se recycle pas jusqu'à 0 GT/s).

Figure 3:

Analyse du protocole Teledyne LeCroy PCIe Trace LEQ 16 GT/s

Figure 4:

Teledyne LeCroy Analyse du protocole PCIe 16GT/s Historique de la transition de la machine d'état LEQ LTSSM

Caractérisation et débogage de la formation sur les liens

La négociation d'égalisation se produit simultanément au niveau électrique et au niveau du protocole. Le logiciel ProtoSync de Teledyne LeCroy permet à l'utilisateur de capturer le signal électrique sur l'oscilloscope et de décoder la trace à l'aide du logiciel d'analyse de protocole PCIe de Teledyne LeCroy pour une compréhension approfondie de bas niveau du comportement du protocole. À l'aide de l'application oscilloscope, une vue électrique et protocolaire côte à côte du trafic PCIe peut être rendue simplement en cochant la case "Afficher l'analyse du protocole" dans la boîte de dialogue "Configuration du décodage".

Figure 5:

Vue côte à côte de la réponse électrique et protocolaire d'une négociation PCIe Gen 3 LEQ utilisant ProtoSync dans l'application oscilloscope.

La figure 5 illustre la négociation de liaison dynamique entre un port en aval et un port en amont d'un point de vue électrique et protocolaire simultanément. Le Port Aval a demandé 5 variations de coefficients de curseur avant de se fixer sur le pré-curseur C-1 = 4, le curseur C0 = 16, et le post-curseur C+1 = 4. La variation de l'amplitude du signal sur la Trace F1 illustre bien le Port Amont changeant ses paramètres TxEQ 5 fois en réponse aux demandes du port en aval dans la phase 2. De plus, il est clair en regardant la différence d'amplitude sur la trace F3 que le port en aval a changé son paramètre TxEQ du préréglage 7 au préréglage 1 dans la phase 3. La trace du protocole est liée dynamiquement à la forme d'onde électrique capturée sur l'oscilloscope. La ligne étiquetée 57 paquets TS 6004-6120 sur la trace du protocole représente l'instant où le port en amont a modifié physiquement ses paramètres TxEQ en pré-curseur C-1 = 4, curseur C0 = 16 et post-curseur C+1 = 4 à la demande du port en aval, comme illustré à la Figure 6. Cliquer sur la vue réduite de la rangée 57 paquets TS 6004-6120 zoomera automatiquement la forme d'onde électrique sur l'oscilloscope.

Figure 6:

Le port en amont change son TxEQ en pré-curseur C-1 = 4, curseur C0 = 16 et post-curseur C+1 = 4

Il est important d'analyser à la fois le protocole et le trafic électrique pour avoir une compréhension complète de ce qui se passe sur le bus. Dans certains cas, le micrologiciel de l'appareil peut être programmé pour demander un paramètre TxEQ spécifique qui n'implémente pas correctement la demande au moment de l'exécution. Par exemple, afin de fonctionner à ou mieux qu'un BER de 10-12, le port en aval d'un développeur nécessite que le port en amont définisse son TxEQ sur le pré-curseur C-1 = 3, le curseur C0 = 21 et le post-curseur C +1 = 0. La figure 7 illustre le port en aval demandant les paramètres TxEQ corrects. Z1 est un zoom de la forme d'onde électrique du port en amont et montre clairement le signal en cours d'égalisation. La négociation du lien s'est terminée avec succès. En conséquence, le système fonctionnera avec une faible probabilité d'erreurs sur les bits.

Figure 7:

Le port en amont change son TxEQ en pré-curseur C-1 = 3, curseur C0 = 21 et post-curseur C+1 = 0

Le même port en aval peut parfois demander des paramètres d'égalisation incorrects au port en amont. Cela se traduit par un BER d'environ 10-10 lorsqu'il est mesuré sur le testeur de tolérance d'émetteur récepteur activé par protocole de Teledyne LeCroy, PeRT3. Il s'agit d'un BER inacceptable pour un transfert de données efficace entre les deux extrémités de la liaison. La figure 8 montre le même port en aval de la figure 7 négociant la liaison, cependant, dans ce cas, le port en aval ne demande pas les paramètres d'égalisation corrects à son partenaire de liaison. En fait, aucune péréquation n'a été demandée.

Figure 8:

Le port en aval ne demande aucune égalisation, ce qui entraîne un BER système inacceptable.

L'analyse dans les exemples précédents indique un problème avec le micrologiciel du port en aval. À des fins de caractérisation, disposer d'un oscilloscope doté d'une mémoire d'acquisition extrêmement longue permet à l'utilisateur de capturer et de décoder l'intégralité de la séquence d'entraînement d'égalisation de liaison. Une capture de 500 us permet à l'ingénieur de visualiser chaque paramètre TxEQ demandé par le port en aval. Dans le cas illustré à la Figure 9, le port en aval a demandé 42 combinaisons TxEQ différentes avant de choisir une combinaison optimale.

Figure 9:

La mémoire d'acquisition profonde de l'oscilloscope fournit un aperçu approfondi du comportement électrique et du protocole. Chaque combinaison de paramètres TxEQ demandée par le partenaire de liaison est capturée et décodée dans l'application de l'oscilloscope.

Dans un autre exemple de comportement défectueux du microprogramme du port en aval, la trace du protocole semble se comporter comme prévu. Cependant, le signal électrique n'indique aucun changement de réponse électrique à la demande du port en amont pour que le port en aval modifie ses paramètres TxEQ du préréglage 7 au préréglage 1.

Figure 10:

Le protocole confirme le changement de TxEQ, mais la réponse électrique ne reflète aucun changement sur le signal.

La figure 11 illustre un autre exemple de la façon dont la trace de protocole peut indiquer un comportement normal lorsque la couche physique est problématique. Dans ce cas, une demande est envoyée pour le préréglage 4, mais l'appareil atténue par erreur la sortie à 20 mV - un dysfonctionnement de l'appareil qui est diagnostiqué avec une combinaison de vues synchronisées du protocole et de la couche physique sur l'oscilloscope.

Figure 11:

Le port en amont demande le préréglage 4, mais le port en aval atténue par erreur son signal de sortie à 20 mV.

De nombreux développeurs aimeraient comprendre quels paramètres TxEQ se traduisent par des performances système optimales pour leur conception. Teledyne LeCroy propose une gamme complète d'outils de débogage et de caractérisation pour aider l'ingénieur à comprendre les limites et les meilleures conditions de fonctionnement pour leur mise en œuvre. Premier instrument de ce type, le PeRT3 est un BERT sensible au protocole qui peut communiquer et comprendre le protocole PCIe. Le PeRT3 peut relier, former et négocier un port en amont ou en aval jusqu'à 8 GT/s et est équipé d'une gamme complète de capacités de débogage pour aider l'ingénieur dans ses efforts de conception et de caractérisation. Le PeRT3 a la capacité de négocier un port PCIe Gen 3 en amont ou en aval en bouclage, définir et balayer l'amplitude du signal, la désaccentuation et le pré-déclenchement, trois bandes de gigue aléatoire, trois bandes de gigue sinusoïdale, interférence en mode différentiel et mode commun Ingérence.

Figure 12:

Les sources de signaux PeRT réglables par l'utilisateur permettent à un utilisateur final de balayer les fréquences de gigue pour créer une carte BER dans diverses conditions de fonctionnement.

La figure 13 est un exemple de désaccentuation par balayage et de pré-déclenchement en fonction du BER avec le PeRT. Cela permet à l'utilisateur de comprendre les meilleures et les pires conditions de fonctionnement TxEQ pour leur conception.

Figure 13:

Balayage PeRT TxEQ en fonction du BER pour l'optimisation de la conception.

Résumé

Les outils de test et de mesure d'égalisation de liaison PCIe de Teledyne LeCroy offrent une visibilité sur l'interaction entre le protocole et les couches électriques. Avoir accès à cette compréhension de bas niveau du fonctionnement du bus est crucial à des fins de caractérisation et de débogage. Le complexe racine et le point d'extrémité doivent fonctionner en tandem pour négocier efficacement les paramètres optimaux du filtre d'égalisation du récepteur et de l'émetteur afin de minimiser la probabilité d'erreurs sur les bits de chaque côté de la liaison. L'ensemble d'outils Oscilloscope de Teledyne LeCroy, le logiciel ProtoSync et PeRT3 offrent la possibilité de visualiser et d'analyser simultanément le protocole et la réponse électrique du bus PCIe, fournissant ainsi un aperçu rapide et précieux du comportement complexe du système PCIe.