Adapté du webinaire Comment déboguer la gestion de l'alimentation PCI Express et les comportements de liaison dynamique de Patrick Connally et Gordon Getty
Introduction
Avec les générations successives de PCI Express® fonctionnant à 8, 16 et 32 Gbps, l'égalisation dynamique des liens devient essentielle. L'égalisation implique la distorsion intentionnelle d'un signal de données pour compenser les déficiences du canal de communication. Ces lacunes incluent le lien agissant comme un filtre passe-bas qui atténue les composants haute fréquence clés du flux de données. De plus, les discontinuités d'impédance dans la liaison causées par les connecteurs et les vias peuvent encore dégrader les performances de la liaison. L'égalisation PCIe® peut être appliquée côté émission (TxEQ), côté réception (RxEQ) ou les deux. TxEQ implique la désaccentuation et le pré-déclenchement, tandis que RxEQ implique une égalisation linéaire en temps continu (CTLE) et une égalisation par retour de décision (DFE).
Du côté émission, la désaccentuation entraîne la transmission du premier bit après une transition à pleine amplitude (Va). Les bits suivants de même polarité sont transmis à un niveau réduit ou désaccentué (Vb), à l'exception du dernier bit avant la transition suivante, qui est transmis à un niveau de pré-déclenchement amplifié (Vc). De plus, un seul bit entre les transitions est transmis à un niveau d'amplification maximal (Vd). La combinaison de la désaccentuation et de l'amplification ajoute au contenu haute fréquence du signal que la liaison atténuerait. L'égalisation implique une séquence d'entraînement de liaison multiphase qui peut parfois donner des résultats inattendus. La possibilité de corréler les traces de la couche protocole et de la couche physique à l'aide de Cross Sync™ PHY pour PCIe peut vous aider à isoler les problèmes logiques et électriques qui peuvent apparaître après la formation de liaison.
Présentation du processus de formation Link
Pour l'égalisation côté transmission, la désaccentuation, le pré-déclenchement et l'amplification sont mis en œuvre par un filtre à réponse impulsionnelle finie (FIR) à trois prises à l'intérieur du bloc TxEQ d'un système PCIe. Le but de l'entraînement de liaison est de déterminer les coefficients de filtre FIR optimaux, également appelés curseurs, pour une liaison de communication donnée. La formation de liaison implique l'échange d'ensembles ordonnés de données, y compris la séquence de formation 1 (TS1) et la séquence de formation 2 (TS2), entre le port en aval et le port en amont.
Par exemple, la formation de liaison PCIe 4.0 commence par une négociation de changement de vitesse et s'étend de la phase 0 à la phase 3. Dans la phase 0, le port en aval peut envoyer des ensembles ordonnés TS2 à un débit de données de 8 GT/s au port en amont, annonçant un débit de données maximum de 16 GT/s. Dans la phase 1, les deux ports échangent des ensembles ordonnés TS1, entrecoupant un ensemble ordonné de sortie électrique inactive (EIEOS) tous les 32 ensembles ordonnés TS1, pour établir une liaison opérationnelle. Le but d'EIEOS est de garantir qu'un partenaire de liaison peut détecter l'état de sortie électrique inactif. Les symboles de paquet EIEOS (quatre séquences 00 00 FF FF alternées) produisent un signal électrique avec des transitions régulières et relativement peu nombreuses, ce qui peut être utile pour observer les propriétés de la couche physique d'un signal pendant le débogage.
Les phases suivantes impliquent l'échange de données pour optimiser les performances électriques. La norme PCIe spécifie 11 combinaisons prédéfinies de coefficients de curseur de désaccentuation, de pré-déclenchement et d'amplification appelés préréglages et étiquetés P0 à P10. Pendant la formation de liaison, un périphérique PCIe peut demander des préréglages ou des curseurs, ces derniers offrant une résolution plus fine et davantage d'options de réglage, tandis que les préréglages sont plus pratiques. Les préréglages sont définis en termes de rapports de tension et de coefficients de pré-déclenchement et de désaccentuation en dB, à l'exception de P10, qui est utilisé pour les tests de limite de suralimentation de l'émetteur à pleine amplitude et dont les limites de suralimentation ne sont pas fixes.
Dans la phase 2, le port en amont demande que le port en aval configure ses préréglages ou curseurs d'égalisation de l'émetteur pour compenser les déficiences du canal de liaison et assurer des performances optimales. La phase 3 inverse les rôles, le port en aval demandant au port en amont de configurer ses préréglages ou curseurs d'égalisation de l'émetteur pour compenser les déficiences de la liaison. Une fois l'égalisation terminée, le port aval et le port amont échangent les ensembles commandés TS2. La machine d'état de formation et d'état de liaison (LTSSM) passe par les états Recovery.RcvrLock, Recovery.RcvrCfg et Recovery.Idle, en envoyant un EIEOS tous les 32 ensembles commandés TS1 ou TS2 avant d'établir l'état L0 actif.
Par conséquent, les ensembles ordonnés TS2 et EIEOS peuvent être utiles pour déclencher votre instrumentation et zoomer sur les signaux de la couche physique pour aider à déboguer le comportement de formation de liaison après l'égalisation.
Comparaison des préréglages et du TxEQ rapporté
Pour valider l'égalisation de liaison dans le monde réel, vous pouvez utiliser un oscilloscope et un analyseur de protocole avec Teledyne LeCroy's CrossSynchronisez PHY pour le cadre logiciel PCIe pour lier les deux instruments ensemble. CrossSync PHY réside sur l'oscilloscope et corrèle les données des deux instruments pour fournir une visibilité totale de la liaison, ce qui vous permet de visualiser les formes d'onde électriques de l'oscilloscope en corrélation avec les données de la couche de protocole de l'analyseur de protocole. De plus, vous aurez besoin d'un CrossInterposeur compatible PHY de synchronisation pour surveiller l'appareil testé et fournir des données à l'analyseur de protocole ainsi qu'à l'oscilloscope.
Pour déterminer l'efficacité du processus d'égalisation de la liaison, vous souhaiterez examiner le comportement de la liaison à la fin de la phase 3. Pour ce faire, configurez l'analyseur de protocole pour qu'il se déclenche sur le premier ensemble ordonné TS2 qui se produit après le changement de vitesse à 16 GT/ s, et configurez l'oscilloscope pour capturer plusieurs voies de trafic en amont. Cette configuration de déclenchement garantira que les données sont capturées après l'achèvement des paramètres d'égalisation finaux et la transition vers l'état L0 actif.
La trace de protocole résultante affichée par CrossSync PHY affiche les détails des paquets tels que le numéro de paquet, l'ensemble ordonné, le débit de données et le contrôle d'égalisation, y compris le numéro de préréglage. CrossSync PHY affiche également les traces d'oscilloscope corrélées dans le temps, montrant les effets électriques de l'égalisation de l'émetteur. Les tracés de l'oscilloscope de la figure 5 montrent une nette disparité dans le comportement électrique des signaux amont des voies 1 et 2.
Un examen attentif des données de la couche de protocole TxEQ signalées à la fin de la phase 3 montre que les voies 0 et 2 signalent s'être entraînées au préréglage TxEQ P6, tandis que les voies 1 et 3 signalent s'être entraînées au préréglage TxEQ P10. Ces résultats représentent un comportement potentiellement inattendu, peut-être à cause d'une voie qui signale erronément son état. Il n'est pas impossible pour un appareil de former différentes voies à différents préréglages TxEQ, et P6 est un préréglage relativement courant que de nombreux appareils utilisent lors des tests de conformité de la qualité du signal à 16 GT/s. Cependant, P10 n'est pas un préréglage que vous vous attendriez à voir utilisé dans une liaison en direct. Comme mentionné précédemment, il existe principalement pour faciliter le test électrique de l'appareil, et un appareil à l'autre extrémité de la liaison ne peut pas savoir à quoi s'attendre s'il demande P10.
La question se pose de savoir si la voie 1 est vraiment formée à P10 ou si elle signale à tort qu'elle est formée à P10. En d'autres termes, les résultats inattendus indiquent-ils un problème purement logique ou un problème logique-électrique ? Pour approfondir vos recherches, vous pouvez sélectionner un paquet EIEOS vers la fin de la phase 3 sur la trace du protocole pour zoomer sur les traces correspondantes de l'oscilloscope. Le paquet EIEOS, avec ses transitions relativement peu nombreuses et régulières, vous permet de voir sur les traces de l'oscilloscope temporel une vue claire des différences d'accentuation électrique entre les deux signaux. Comme le montre la figure ci-dessous, la voie signalant qu'elle est formée à P10 montre beaucoup plus d'accent mis sur le signal après une transition que la voie signalant qu'elle est formée à P6. Une enquête plus approfondie démontrerait probablement que la voie P10 aurait un œil beaucoup plus fermé que la voie dirigée vers P6. La solution ici consiste à examiner le micrologiciel pour le problème logique qui entraîne l'appareil à s'entraîner à P10.
Conclusion
En résumé, Teledyne LeCroy CrossLa structure logicielle Sync PHY synchronise un oscilloscope et un analyseur de protocole pour vous permettre de visualiser, d'enregistrer, de rappeler et d'analyser les traces d'oscilloscope et d'analyseur de protocole liés afin de résoudre les problèmes inattendus qui peuvent survenir pendant le processus d'égalisation PCIe. Un exemple lié au comportement de liaison après égalisation montre comment utiliser le logiciel CrossSync PHY pour déboguer un comportement de liaison anormal. En plus d'étudier les comportements problématiques de formation de liaison, les instruments et le logiciel peuvent aider à caractériser l'ensemble de la séquence de démarrage avec une visibilité sur les signaux de bande latérale, l'horloge de référence, les voies de données et les rails d'alimentation. Ils peuvent également vous aider à observer les changements de vitesse dans les domaines électrique et protocolaire.
Plus d'informations sur Teledyne LeCroy CrossLe logiciel Sync PHY est disponible sur notre site Web.
